PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-229217

(43) Date of publication of application: 24.08.2001

(51)Int.CI.

G06F 17/50

(21)Application number : 2000-042083

(71)Applicant: SHARP CORP

(22)Date of filing:

18.02.2000

(72)Inventor: OKADA KAZUHISA


NISHIDA KOICHI

(54) HIGHER-ORDER SYNTHESIZING METHOD AND RECORDING MEDIUM USED FOR ITS **IMPLEMENTATION**

(57)Abstract:

PROBLEM TO BE SOLVED: To shorten the processing time necessary to higher order synthesis, to improve the estimation accuracy of delay time at a time when the higher order synthesis is implemented, to make the operation speed of a higher ordersynthesized circuit fast and further to make the scale of the higher order- synthesized circuit small.

SOLUTION: A partial control data flow graph(CDFG) including in a CDFG is preliminarily subjected to a logical synthesis and a circuit obtained by performing logical synthesis is dealt with as one node in the case of converting an operation description where only a processing operation is described is described into the CDFG consisting of a node showing an operation and input- output branches showing data flow.



.EGAL STATUS

[Date of request for examination]

22.02.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-229217

(P2001 - 229217A)

(43)公開日 平成13年8月24日(2001.8.24)

(51) Int.CL?

織別配号

FI

テーマコード(参考)

G06F 17/50

G06F 15/60

654M 5B046

656B

審査請求 京請求 菌求項の数7 OL (全 19 頁)


シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号 (72)発明者 岡田 和久 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 西田 浩一 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (74)代理人 100078282 弁理士 山本 秀敬 アターム(参考) 58048 A408 B403	(21)出職番号	特慮2000-42033(P2000-42033)	(71)出顧人	000005049	
(72)発明者 岡田 和久 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 西田 浩一 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (74)代理人 100078282 弁理士 山本 秀俊				シャープ株式会社	
大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 西田 浩一 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (74)代理人 100078282 弁理士 山本 秀策	(22)出頭日	平成12年2月18日(2000.2.18)		大阪府大阪市阿倍野区县池町22港22号	
ヤープ株式会社内 (72)発明者 西田 浩一 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (74)代理人 100078282 弁理士 山本 旁裳			(72) 発明者	岡田 和久	
(72)発明者 西田 浩一 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (74)代理人 100078282 弁理士 山本 秀俊				大阪府大阪市阿倍野区長池町22番22号	シ
大阪府大阪市阿倍野区長池町22番22号 シャーブ株式会社内 (74)代理人 100078282 弁理士 山本 秀策				ャープ株式会社内	
ャープ株式会社内 (74)代理人 100078282 弁理士 山本 秀策			(72) 発明者	西田 浩一	
(74)代理人 100078282 弁理士 山本 参策				大阪府大阪市阿倍野区長汕町22番22号	シ
弁理士 山本 秀 瓊				ャープ株式会社内	
			(74)代理人	100078282	
アター人(参考) 5R14R AMR R403				弁理士 山本 秀策	
			アターム(参	考) 58048 AAG8 BAG3	

(54) 【発明の名称】 高位合成方法およびその実施に使用される記録媒体

(57)【要約】

【課題】 高位合成に必要な処理時間を短くし、高位合成時において、返延時間の見積り精度を高めるととができ、高位合成した回路の動作速度を遠くすることができ、さらに、高位合成した回路の規模を小さくすることができる。

【解決手段】 処理の動作のみを記述した動作記述を、 演算を示す節点とデータの流れを示す入出力核とによっ て構成されるコントロールデータフローグラフ(CDF G)に変換する際に、CDFGに含まれる部分CDFG を、予め論理合成し、論理合成して得られる回路を1つ の節点として扱う。



【特許請求の範囲】

【詰求項1】 処理の動作のみを記述した動作記述を、 演算を示す節点とデータの流れを示す入出力枝とによっ て構成されるコントロールデータフローグラフ (CDF G) に変換するCDFG変換工程と、

1

該CDFG変換工程にて得られたCDFGをスケジュー リング工程と、

該スケジューリング工程にてスケジューリングされたC DFGの実行に必要な演算器、セレクタ等をそれぞれ割 り当てるアロケーション工程とを包含する高位合成方法 10 であって、

前記CDFG変換工程において、CDFGに含まれる部 分CDFGを、予め論理合成し、論理合成して得られる 回路を1つの節点として扱うことを特徴とする高位合成 方法。

【請求項2】 前記部分CDFGは、条件分岐に対応し たものである請求項1に記載の高位合成方法。

【請求項3】 前記部分CDFGは、条件が成立する場 台としない場合の処理が同一のクロック国期で終了する ものである請求項2に記載の高位合成方法。

【請求項4】 前記部分CDFGに含まれる特定の節点 を、条件分岐に対応するCDFGの外部に配置する請求 項2に記載の高位合成方法。

【請求項5】 前記部分CDFGを分割することによっ て、その部分CDFGに含まれる特定の節点を、該部分 CDFGの外部に配置する請求項2記載の高位合成方 法。

【請求項6】 前記アロケーション工程において前記部 分CDFGに同一の演算器が複数割り当てられる場合 に、その1つの海算器の面積がセレクタの面積の定数倍 30 以上の場合に、その演算器に対応する節点を、条件分岐 に対応するCDFGの外部に配置する請求項4または請 求項5に記載の高位合成方法。

【請求項7】 請求項1に記載の高位合成方法の手順が プログラムされていることを特徴とする記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はLSIの動作記述か らディジタル回路を自動合成する高位合成方法およびそ の実施に使用される記録媒体に関する。

[0002]

【従来の技術】従来から、ASIC(App!icat ion Specific Integrated C !fcuits:特定用途向け!C)の設計等。短期間 の設計を要求される場合に 高位合成方法が特に有効な

uwer AcademicPublishers K よる「High Level Synthesis」等

【0004】以下、例えば、次の(1)式に示す動作記 述から回路を自動的に高位合成する方法について説明す

[0005]x = (a+b)*(b+c) - (1)高位合成方法は、通常、図1に示すプローチャートの手 順に従って冥能され、まず、動作記述の冥行の制御の流 れと、データの流れとを解析し、CDFG(Contr ol Data Flow Graph)と呼ばれるモ デルに変換する(図1のステップS1参照)。CDFG とは、プログラムのフローチャートに類似したグラフで ある。CDFGは、節点と入出力枝とによって構成され る。入出力校は、データまたはコントロール信号を表 し、節点は演算を表わす。海算の入出方は、節点の入出 力技に対応する。

【0006】例えば、(1)式に示す動作記述は、図2 に示すCDFGで表わされる。図2のCDFGは、加算 20 を表わす2つの第1および第2の加算節点11および1 2と、 乗算を表わず1つの乗算節点13を含み、入力 「a」および「b」を加算した結果と、入力「b」およ び「c」を加算した結果とを乗算し、その結果が出力 「x」であることを表している。

【0007】(1)式に示す動作記述が図2に示すCD FGに変換されると、スケジューリングが実施される (図1のステップS2参照)。スケジューリングとは、 CDFGの節点に対応する演算をいつ実行するか、すな わち、どのクロックステップで実行するかを決定するこ とである。この場合に、各海算の遅延時間を考慮して、 全ての節点がクロック国期内に収まるようにする必要が ある。

【0008】図2のCDFGをスケジューリングした一 例を図3に示す。図3のスケジューリング結果では、2 つの加算と1つの乗算を、1つのクロックステップ(s tepl)で実行するようスケジューリングされてい る。この場合、データ依存関係にある演算の遅延時間の 台計は、1つのクロックステップのステップ周期を超え ないようにスケジューリングされる。例えば、加算器の (nsec)の場合、クロック周期が65(nsec) 以上の場合には、図3に示すように、1つのクロックス テップ(stepl)に全ての演算をスケジューリング することができる。

【0009】まか、屋なみクロックステップにぞれぞれ

ングして、1つの加算器を生成することもできる。この場合、前述したように、クロック周期が65 (nsec)以上であれば、遅延時間が5 (nsec)の第2の加算と、遅延時間が60 (nsec)の急算とを、第2のクロスステップstep2にスケジューリングしても問題はない。

【①①10】動作記述がスケジューリングされると、アロケーションが実行される(図1のステップS3参照)。アロケーションとは、スケジューリングされたCDFGの実行に必要な演算器およびレジスタをそれぞれ 10 生成して、CDFGの演算に演算器を割り当て、また、職務するクロックステップの境界を憤切る入出方枝に、レジスタ、セレクタ等を割り当てる処理である。そして、アロケーション処理することによって、(1)式に示す動作記述を実行する回路が生成される(図1のステップS4参照)。

【りり11】図3のスケジューリング結果は、図4に示すように、第1および第2の加算に対して、第1の加算器14および15がそれぞれ生成されて、第1および第2の加算節点11および12に割り当てられるとともに、乗算に対して乗算器16が生成されて、乗算節点13に割り当てられる。この場合、隣接するクロックステップの検罪を債切る入出力技が存在しないために、レジスタおよびセレクタは生成されない。

【0012】これに対して、図5のスケジューリング結果では、図6に示すように、異なるクロックステップを teplおよび2に、第1および第2の加算に対する第 1および第2の加算節点11および12がそれぞれスケジューリングされているために、これらの加算節点11 および12に対して、1つの加算器14のみが生成され 30 る。また、クロックステップをteplおよびをtep 2の境界を構切る入出力被21および22が存在するために、各入出力被21および22に対して、セレクタ (図において「sel」で示す)23およびレジスタ (図においては、「reg」で示す)24がそれぞれ生成される。

【0013】図6に示す回路では、入力「a」および「b」がセレクタ23にそれぞれ入力されて、セレクタ23の出力が加票器14に与えられている。加票器14には、入力「b」も与えられており、加算器14の出力 40が、レジスタ24をおよび乗算器16にそれぞれ与えられている。この場合、生成されたセレクタ23およびレジスタ24ぞれぞれに対するコントロール信号を生成するコントローラ(図において「controller」で示す)25が生成される。コントローラ25は セレク

4は、イネーブル信号 k 2 が「1」の場合に、クロックが立ち上がる瞬間の入力の値を記憶し、イネーブル信号 k 2 が「0」の場合には、記憶している値を保持して、その保持された値を出力する。

【0014】図6の回路の動作を説明する。クロックステップsteplでは、セレクト信号klとイネーブル信号k2は、共に「1」とされ、セレクタ23は、入力「a」を選択して加算器14に出力する。これにより、加算器14は、各入力「a」をよび「b」の加算値「a+b」をレジスタ24に出力する。レジスタ24は、イネーブル信号k2が「1」であるために、レジスタ24の出力「a+b」が記憶される。

【0015】クロックステップstep2では、セレクト信号k1およびイネーブル信号k2は、共に「0」とされ、セレクタ23は、入力「c」を選択して加票器14に出力する。これにより、加算器14は、各入方「c」および「b」の加票値「c+b」を乗算器24に出力する。この場合、レジスタ24に対するイネーブル信号k2が「0」になっているために、保持されている6号k2が「0」を乗算器16に出力する。乗算器16は、与えられる値「c+b」および「a+b」を乗算して、その債をxとして出力する。

【0016】図4に示す回路では、1クロックステップ(たとえば100nsec内)によって動作記述の処理が終了するが、2つの加算器14および15が2つ必要である。これに対して、図6に示す回路では、2クロックステップ(たとえば200nsec)が必要であるが、1つの加算器14を使用するだけでよい。このように、高位合成方法では、高速な回路が必要な場合には、図4に示す回路、小面積な回路が必要な場合には、図6に示す回路がそれぞれ生成される。

【0017】図5に示すスケジューリング結果では、2つの加算を1つの加算器で実行できることが理解される。しかしながら、油算が多くなると、どの油算とどの油算を1つの消算器で実行するかを決定する手順が必要になる。この手順がアロケーションである。スケジューリング、アロケーションは、高位合成の分野では周知である(前述の「High Level Synthes」s」参照)。

[10018]次に、動作記述が条件分岐を含む場合について説明する。条件分岐を含む動作記述を高位合成する方法は、条件分岐を制御するためのコントロール信号を生成する必要があるが、基本的には、条件分岐を含まない図1の高位合成方法と同様である。この方法としては、例えば、特闘平11-250112号小部に開示さ

(4)

る。

特闘2001-229217

(b-c)である。この場合のCDFGをスケジューリ ングすると、図8に示すように、条件分岐としてIF節 点32を含むものとなる。

【0020】図8に示すように、クロックステップst eplには、比較を示す比較節点31がスケジューリン グされており、クロックステップstep2には、IF 節点32がスケジューリングされている。比較節点31 には、入力「d」および「e」からの入出力技が接続さ れており、また、コントロール信号kを与えるコントロ ール入出力枝33が接続されている。図8では、コント 15 ロール入出力技33を点象で表している。

【0021】また、クロックステップstep2にスケ ジューリングされた | 下節点32は、内部に第1および 第2の副CDFG34および35を有している。第1の 副CDFG34は、「F節点を含むことができる。第1 の副CDFG34は、コントロール信号kが「1」

〈真〉の時に実行され(「true」で表す). 第2の 副CDFG35は、コントロール信号kが「0」(偽) の時に実行される(「false」で表す)。このよう に、比較節点3 1 および 1 F節点3 2 は、コントローラ 20 が必要になるために、それぞれ異なるクロックステップ にスケジューリングされている。

【0022】「true」で表された副CDFG34 は、入力「a」および「b」が入力される第1の減算節 点36が設けられており、「false」で表される副 CDFG35には、第2の減算節点37および乗算節点 38がそれぞれ設けられている。第2の減算節点37に は、入力「b」および「c」からの入出力枝が接続され ており、乗算節点38には、入力「a」および第1の減 算節点37からの入出力技が接続されいる。各副CDF G34および35は、同時に実行されないため、それぞ れに設けられた第1 および第2の各減算節点36 および 37に対して1つの減算器45 (図9参照)がアロケー ションされる。

【0023】図8に示すスケジューリング結果を実行す る回路は、図9のようになる。図9に示す回路では、比 較節点31として、比較器41がアロケーションされて おり、入力「a」および「b」に対しては第1のセレク タ43が、また、入力「b」および「c」に対しては、 第2のセレクタ44が割り当てられている。また、第1 および第2の減算節点36および37に対して、1つの 減算器4.5が割り当てられており、乗算節点3.8に対し て無算器46が割り当てられている。そして、減算器4 5 および乗算器46の出力に対して第3のセレクタ47 が割り当てられている。単し~第3の基セレクタ43

【0024】このような回路の動作について説明する。 クロックステップsteplにおいて、入力「d」およ び「e」が、比較器41により比較され、その結果が、 コントローラ42に入力される。コントローラ42は、 比較器41から入力される比較結果に基づいて、コント ロール信号kを生成し、次のクロックステップstep 2において出方する。コントロール信号 k は、比較器 4 1の比較結果が、「d<e」の場合には、値「l」 (真)を出力し、それ以外の場合には、値「()」(係) を出力する。クロックステップstep2において、コ ントロール信号kが値「l」の場合には、第lおよび第 2のセレクタ4 1および4 2は、それぞれ、入力「a」 および「り」を選択するために、減算器45は、「ab」の減算を実行し、第3のセレクタ47は、減算器4 5の出力を選択して、減算器4.5による減算結果「ab」が出力「x」とされる。

【0025】とれに対して、コントロール信号kの値が 「①」の場合には、第1および第2のセレクタ43およ び44は、入力「り」および「c」をそれぞれ選択し て 減算器45は、「b-c」の減算を実行する。そし て、この減算結果が、乗算器46に与えられて、乗算器 は、減算器45による減算結果と、入力「a」との乗算 結果を第3のセレクタ47に出力する。第3のセレクタ 47は、乗算器46の出力を選択して、乗算器46によ る無算「a×(b-c)」が出力「x」とされる。 [0026]

【発明が解決しようとする課題】高位合成方法における スケジューリングおよびアロケーションは、非常に複雑 な処理である。このため、1つの動作記述が多數の演算 を含む場合、CDFG中の節点数が多数になり、計算機 を用いて高位合成を行う場合に、非常に長い処理時間が 必要になる。

【0027】また、高位合成に際しては、CDFG中の 各節点の遅延時間に対応する演算器の遅延時間に基づい て、演算時間が算出される。例えば、図10に示すよう に、グロック周期の時間が、例えば10(nsec)内 に、遅延時間が2(nsec)の第1および第2の「N OT」節点51 および52と、遅延時間が8 (n s e c)の「AND」節点53がスケジューリングされてい る場合に、このスケジューリング結果に対応する回路 は、図11(a)のように、「NOT」節点51 および 52に対して「NOT」演算器5.4 および5.5がそれぞ れ割り当てられるとともに、「AND」節点53に、 「AND」油質器5.6が割り当てられる。

ec)になり、高位合成時において見積もられた遅延時 間10(nsec)とは誤差が生じることになる。すな わち、高位台成時においては、遅延時間を必要以上に大 きく見締ることになり、CDFG全体をスケジェーリン グした際に、必要なステップ数が必要以上に増加するこ とになり、生成される回路の動作が遅くなる可能性があ る.

【りり29】さらに、高位合成では、図6に示すよう に、 海算器である加算器 14の前にセレクタ23が挿入 される可能性があるが、このように、セレクタ23が加 10 算器 14等の海算器の前に挿入されることにより 遅延 時間が増加して、回路が正常に動作しなくなるおそれが ある.

【0030】また、図7に示すように、条件分岐を含む 動作記述を高位合成する場合に、条件分岐節点の入出力 枝が多数になっていると、図9に示すように、合成した 回路が多数のセレクタを含むことになり、回路規模が大 きくなるという問題もある。

【0031】さらにまた。図9に示すように、条件分岐 のコントロール信号をコントローラ42で生成する場合 20 は、コントローラ42は、通常、クロックに同期して動 作するため、条件分岐本体を実行する前のクロックステ ップにおいて、条件を決定しておく必要がある。従っ て、条件分岐のコントロール信号を生成するクロックス テップと、条件分岐本体を実行するクロックステップと を、図8に示すように、別にする必要がある。その結 早、回路動作を高速化することができなくなるおそれも ある。

【0032】本発明は、このような問題を解決するもの であり、その目的は、高位合成に必要な処理時間を短く することができるとともに、高位合成時において、遅延 時間の見續り錯度を高めることができ、また、高位台成 した回路の動作速度を速くすることができるとともに、 高位合成した回路の規模を小さくすることができる高位 台成方法を提供することにある。

[0033]

【課題を解決するための手段】上記の問題を解決するた めに、本発明の請求項1記載の高位合成方法は、処理の 動作のみを記述した動作記述を、演算を示す節点とデー タの流れを示す入出力核とによって構成されるコントロ 40 ールデータフローグラフ (CDFG) に変換するCDF G変換工程と、該CDFG変換工程にて得られたCDF Gをスケジューリング工程と、該スケジューリング工程 にてスケジューリングされたCDFGの実行に必要な演 草器 セレクタ等をそれぞれ割り当てスアロケーション

は、前記部分CDFGは、条件分岐に対応したものであ る.

【0035】本発明の請求項3記載の高位合成方法で は、前記部分CDFGは、条件が成立する場合としない 場合の処理が同一のクロック国期で終了するものであ

【0036】本発明の請求項4記載の高位合成方法で は、前記部分CDFGに含まれる特定の節点を、条件分 崚に対応するCDFGの外部に配置する。

【0037】本発明の請求項5記載の高位合成方法で は、前記部分CDFGを分割することによって、その部 分CDFGに含まれる特定の節点を、該部分CDFGの 外部に配置する。

【0038】本発明の請求項6記載の高位合成方法で は、前記アロケーション工程において前記部分CDFG に同一の演算器が複数割り当てられる場合に、その1つ の演算器の面積がセレクタの面積の定数倍以上の場合 に、その演算器に対応する節点を、条件分岐に対応する CDFGの外部に配置する。

【0039】本発明の請求項7記載の記録媒体は、請求 項1に記載の高位合成方法の手順がプログラムされてい ることを特徴とする。

[0040]

【発明の実施の形態】本発明の実施の一形態について図 面に基づいて説明する。

【①①41】<実施の形態1>本実施の形態の高位合成 方法は、図12に示すフローチャートの手順に従って実 施される。以下、図7に示す動作記述に基づいて高位台 成を行なう場合について説明する。図7に示す動作記述 30 は、条件 (!f) 「d>e」の場合は、x=a-bであ り、その他の条件の場合 (e ! s e) は、x = a * (b -c) である。

【0042】本実施の形態の高位台成方法では、まず、 このような動作記述の制御の流れと、データの流れとを 解析して、動作記述を、CDFG(Control D ata Flow Graph)と呼ばれるモデルに変 換する(図12のステップS11参照、以下同様)。そ して、CDFGの一部を論理合成することによって(ス テップS12)、CDFGを変更する(ステップS1 3)。その後は、従来の高位台成方法と同様に、変更さ れたCDFGをスケジューリングし(ステップS1 4)、その後にアロケーションすることによって(ステ ップS15)、回路を生成する(ステップS16)。 【① 043】図?に示す動作記述のCDFGをスケジュ ーリングせると 図8に示すように 条件分岐として主

2内を論理台成して組合を論理回路を生成する。 図13 は、【F節点32において、論理合成して生成された組 台せ論理回路を示している。

【0045】図13に示す第1の部分回路61は、!F 節点32の条件が「真」の場合に実行される副CDFG 34 (図8参照)を、組合せ論理回路で実現したもので ある。この第1の部分回路61には、第1の減算器63 が設けられており、第1の減算器63に、入力「a」お よび「り」がそれぞれ入力されている。

【0046】また、図13に示す第2の部分回路62 は、【F節点32の条件が「偽」の場合に実行される副 CDFG35 (図8参照) を、組合せ論理回路で実現し たものである。この第2の部分回路62には、第2の減 算器64および乗算器65がそれぞれ設けられており、 第2の減算器64に、入力「b」および「c」が入力さ れている。 乗算器65には、入力「a」と第2減算器6 4の出力とが、入力されている。

【0047】また、第1の減算器63の出力は、第1の 部分回路61の出力になっており、乗算器65の出力 は、第2の部分回路62の出力になっている。そして、 第1および第2の部分回路61および62の出力が、セ レクタ66に入力されており、セレクタ66の出力が回 路全体の出力とされている。セレクタ66のセレクト信 号kは、IF節点32のコントロール入力が、コントロ ーラを介することなく直接セレクト66に入力されてい ъ.

【0048】次に、1F節点32内を論理合成して得ら れる組合せ論理回路に対応する節点を準備する。図13 に示す! F節点32は、図14に示すように、CIF

(Combinational IF) 節点67とされ 30 る。このCIF節点67は、IF節点32の組合せ論理 回路における4つの入力「k」、「a」、「b」「c」 と1つの出力「x」に対応して、4つの入力枝と1つの 出力技が設けられる。

【①①49】図13に示す回路は、組合せ論理回路であ るため、CDFGにおいては、加算や減算などの演算と 同様に扱うことができる。

【0050】図8に示すCDFGのIF節点32を、図 14に示すCIF節点67に置き換えると、図15に示 すCDFGとなる。図8のCDFGは、比較の節点3 1. 2つの減算節点36および37. 乗算節点38、お よび、「F節点31の合計5つの節点を含むのに対し て、IF節点32をCIF節点67に置き換えることに よって、図15に示すCDFGでは、比較節点31とC i F 節点6.7の2つの前占しか含まない。このよろに

回路における各入力「a」、「b」、「c」、「k」か ら出力「x」への遅延時間として、セレクタ66の遅延 時間も含めて、論理最適化後の最終的な値が求まる。よ って、図14に示すC!F節点67の遅延時間は正確な ものであり、図15において、1クロックステップにス ケジューリングされた節点の遅延時間の台計が、クロッ ク周期よりも大きくなって回路が誤作動するおそれがな く、反対に、クロック国期よりも小さくなり過ぎること によって、回路の動作に無駄が生じて、回路の動作が遅 10 くなるおそれもない。

10

【0052】さらに、図8に示すCDFGの!F節点3 2には、コントロール入力徒33が設けられているため に、IF節点32のコントロール信号kを生成する比較 節点31と1F節点32とは別のクロックステップにス ケジューリングする必要がある。これに対して、図14 に示すCIF節点67では、コントロール信号kがコン トロールを介さない通常の入力校33によって与えられ るため、加算や乗算などの通常の演算の節点と同じよう にスケジューリングすることができる。このため、図1 20 5に示すように、コントロール信号 k を生成する比較節 点31とCIF節点67とを同一のクロックステップに スケジューリングすることができる。これにより、生成 される回路の動作が高速化される。

【0053】図15に示すスケジューリング結果から、 図16に示す回路が得られる。図16において、点線で 示す回路6.8は、図1.4に示すC!F節点6.7に対応す る組合せ論理回路(図13の!F節点32に対応)であ る.

【0054】本実施の形態の高位合成方法では、CIF 節点67に対応する回路を予め論理合成するため。C! F節点67内で使われる演算器を他の演算で用いられる 演算器と共通化することはできない。しかし、本実施の 形態の高位台成方法では、CIF前点67に対応する組 合せ論理回路がセレクタを必要としないため、演算器を 共通化できないことによって回路規模が大きくなること よりも、セレクタを減少させることによって回路規模が 小さくなることが有利になる場合には、好適である。

【りり55】倒えば、従来の高位合成方法によって得ら れる図9に示す回路構成では、1つの減算器45のみが 設けられているが、3つのセレクタ43、44.47を 必要とする。とれに対して、図16に示す回路構成で は、2つの減算器63および64が必要であるが、1つ のセレクタ66のみでよいために、2つセレクタの回路 規模が、1つの源算器の回路規模よりも小さい場合は、 本事能の形態の高位合成方法により 図16に示す问题

【0057】〈実施の形態2〉次に、本発明の高位合成 方法の実施の形態の他の倒を、図17の動作記述に基づ いて説明する。図17に示す動作記述は、図7に示す動 作記述、すなわち、条件(if)「d>e」の場合、x =a-b、その他の条件の場合(else)、x=a* (b-c)という動作記述に、条件(if)「f>g」 の場合、n=y-x、その他の条件の場合(els e)、n=x*y*2という動作記述が加えられてい る。

11

【0058】図17に示す動作記述は、CDFGに変換 されて、図18に示すようにスケジューリングされる。 クロックステップsteplおよびstep2には、図 17に示す動作記述において、図7に示す動作記述と同 機の部分が、図8と同様にスケジューリングされてお り、その説明については省略する。

【0059】グロックステップStep2には、比較を 示す比較節点?1もスケジューリングされており、クロ ックステップstep3には、IF節点72がスケジュ ーリングされている。比較を示す比較節点71には、入 れている。比較節点71からの入出力技は、コントロー ル信号K2を与える制御入出力枝として、第2のIF節 点?2に接続されている。

【0060】第2の!F節点72の内部には、第1およ び第2の副CDFG74および75が設けられている。 第1の副CDFG74は、コントロール信号k2が

「1」(真)の場合に実行され〈「true」で表 ず)、第2の副CDFG75は、コントロール信号k2 が「()」(偽)の場合に実行される(「『a!se」で 表す)。

【0061】「true」で表された副CDFG74 は、入力「y」および「z」からのそれぞれの入出力枝 が接続された減算節点76が設けられており、「fa! se」で表される副CDFG75には、第1の乗算節点 77および第2の乗算節点78がそれぞれ設けられてい る。第1の乗算節点77には、入力「2」および「x」 からのそれぞれの入出力技が接続されており、第2の乗 算節点78には、入力「y」からの入出力核および第1 の乗算節点77からの入出力核がそれぞれ接続されてい る。

【りり62】とのようなスケジューリング結果におい て、アロケーションされる加算器と減算器と比較器の遅 延時間を、それぞれ5(nsec). 乗算器の遅延時間 を60 (nsec)、クロック周期を100 (nse で)とせると 第1の1日節占32において 条件が

点72は、条件が「true」の場合に実行される副C DFG74の遅延時間は5 (nsec)であり、1クロ ックステップで終了するが、条件「false」の場合 に実行される副CDFG75の遅延時間は120(ns ec)となり、クロック周期を超えるために、2つのク ロックステップが必要となる。このため、回路全体とし ては、条件によっては3つのクロックステップ。または 4つのクロックステップが必要になる。

【0063】図19は、図18の第1のIF節点32と 19 第2の! 下節点?2とを、予め論理合成し、それぞれの 組合せ論理回路に対応する節点を、第1のCIF節点3 9と第2のCIF節点79とによって示したものであ る。この場合、第1および第2のCIF節点39および 79の遅延時間は、第1および第2のIF部点32およ び?2それぞれにおける副CDFG34および35と、 副CDFG74および75との長い方の遅延時間とな り、第1のCIF節点39の遅延時間は、65 (nse c) . 第2のC I F 節点79の遅延時間は、120 (n sec)となる。このため、第2CIF節点79は、2 力「f」および「g」からの入出力技がそれぞれ接続さ「26」つのクロックステップに跨ることになる。よって「図1 9におけるスケジューリング結果では、全体として3ク ロックステップが必要になる。

> 【0064】しかしながら、この場合に、条件が成立す るとき(「true」)と、条件が成立しないとき (「fasle」)とにおいて、同一のクロックステッ プで終了する【F節点のみを予め論理合成すると、図】 9に示すCDFGは、第1の1F節点32のみが、CI F節点39に変換されて、図20に示すCDFGとな る。図20に示すCDFGでは、第2の!F節点72に 30 おいて、条件が成立する場合と条件が成立しない場合と によって、回路全体のクロック数は、それぞれ2つのク ロックステップと3つのクロックステップとなる。図1 9に示すCDFGの場合には、条件に関わらず、3つの クロックステップを必要とるすために、図20に示すC DFGでは、演算処理をより高速化することができる。 【①065】〈実施の形態3〉次に、本発明の高位合成 方法の実施の形態のさらに他の例を、図21の動作記述 に基づいて説明する。図21に示す動作記述において、 関数「send(x)」は、変数xを通信器へ送信し、

通信が完了するまで待機する動作を表す。すなわち、図 21の動作記述は、条件(if)「d>e」の場合、 「x=a-b」を通信路に転送し、その他の条件の場合 (else)、「x=a×(b-c)」を通信路に転送 することを表す。

「0066~回21の動作記述に対するCDEGの一例

接続されている。比較節点81からの入出力核によっ て、コントロール信号 k l が ! F 節点82 に与えられて

13

【0067】 [F節点82の内部には、第1 および第2 の副CDFG84および85が設けられている。第1の 副CDFG84は、コントロール信号klが「l」

(真) の場合に実行され(「true」で表す). 第2 の副CDFG85は、コントロール信号klが「O」 (偽) の場合に実行される(「false」で表す)。 【0068】「true」で表された副CDFG84 は、入力「a」および「b」からの入出力技が接続され

る減算節点86が設けられている。

【() () 69】「false」で表される副CDFG85 には、入力「b」および「c」からの入出力枝がそれぞ れ接続された第2の減算節点87と、第2の減算節点8 7からの入出力技が接続される委算節点88がそれぞれ 設けられている。 乗算節点87には、入力「8」からの 入出力技も接続されている。

【0070】クロックステップ3以降のクロスステップ には、動作記述中の「send(x)」に対応する第1 20 および第2の8end節点91および92がスケジュー リングされている。第1の8end節点91には、減算 節点86からの入出力核が接続されており、第2の5e nd節点92には、乗算節点88からの入出力技が接続 されている。 各send筎点91および92には、それ ぞれ、1つのコントロール入出力核が接続されている。 【0071】とのように、通信を行うために、コントロ ーラの制御が必要な第1および第2のsend節点91 および92を、1下節点82の外部に取り出すことによ り、【F節点82を、組合せ論理回路で実現することが 30 できる。従って、前記真脑の形態1および2で説明した ように、「F節点82を、予め論理合成しておくととが てきる。

【0072】send節点には、通常、1つのデータ入 出力技と、1 つのコントロール入出力技がそれぞれ接続 されている。データ入出力技には、通信路に転送するデ ータが入力される。コントロール入出力核からは、デー タ転送が終了したことを示すコントロール信号が出力さ れる。このために、図21に示される動作記述は、図2 3に示すようにスケジューリングされて、第1および第 46 2のsend節点91および92は、IF節点82内に おける第1および第2の副CDFG84および85にそ れぞれ配置される。各send節点91および92は、 データ転送が終了するまで待機状態になるために、クロ ックステップSien3以降の錠数のクロックステップ

14

ール信号を送受する必要があり、組合せ論理回路のみで は構成することができず、8end節点91および92 を有する!F節点82を、予め論理合成することはでき ない。

【0074】しかしながら、図22に示すように、各s end節点91および92を!F節点82の外部に取り 出すことにより、! F節点82を、組合せ論理回路で実 現することができ、! 下節点82を、予め論理合成して おくことが可能になる。

【0075】なお、このように、各send節点91お よび92を!F節点82の外部に取り出す場合には、図 24に示すように、IF節点82の外部に取り出された 各send節点91および92が同一機能であれば、1 つのsend節点93のみを設けるようにしてもよい。 【0076】図25は、図24に示す1F節点82を、 図13に示すように論理合成して組合を回路とし、図1 5と同様に、対応するCIF節点94に入れ換えた場合 のスケジューリング結果である。図25に示すスケジュ ーリング結果では、図23に示すスケジューリング結果 よりも、クロックステップ数が1つ少なくなり、処理速 度をより高速化することができる。

【0077】なお、組合せ論理回路で表すことができな い節点が、!F節点における副CDFGの最上位にある 場合には、その節点を、IF節点の上側に取り出すよう にしてもよい。

【りり78】<実施の形態4>本発明の高位台成方法の 実施の形態のさらに他の例を、図26の動作記述に基づ いて説明する。 図26に示す動作記述では、条件(! f) 「d>e」の場合は、x= (a+b-c)*c+a であり、その他の条件の場合(else)は、x=(b +c)*c+(b+c)+aである。

【0079】この動作記述をCDFG変換してスケジュ ーリングした一例を図27に示す。図27に示すよう に、クロックステップSteplには、比較を示す比較 節点101がスケジューリングされており、クロックス テップstep2には、IF節点102がスケジューリ ングされている。比較節点101には、入力「d」およ び「e」からの入出力核が接続されるとともに コント ロール信号 K を与えるコントロール入出力校173が接 続されている。

【①①80】また、クロックステップstep2にスケ ジューリングされた [F節点] () 2は、内部に第 1 およ び第2の副CDFG104および105が設けられてい る。第1の副CDFG104は、IF節点を含むことが できる。第1の副のDFG104は コントロール信号

には、入力「a」および「b」からの入出力核が接続さ れた第1の加算節点106が設けられており、第1の加 算節点106の入出力核は、第1の減算節点107に接 続されている。第1の減算節点107には、入力「c」 からの入出力技が接続されている。第1の減算節点10 7の入出力核は、第1の乗算節点108に接続されてお り、第1の乗算節点108に、入力「c」からの入出力 核が接続されている。第1の委算節点108の入出力核 は、第2の加算節点109に接続されており、第2の加 算節点109に、入力「a」からの入出力技が接続され 16 ている。そして、第2の加算節点109からの入出力核 が I F 節点 102の入出力技に接続されている。

【0082】「false」で表される副CDFG10 5には、第3の触算節点111が設けられており、第3 の創算節点111には、入力「り」および「c」からの 入出力技が接続されている。第3の創算節点111から の入出力核は、第2の乗算節点112および第2の減算 節点113に接続されている。第2の乗算節点112に は、入力「c」からの入出力核が接続されており、第2 の乗算節点112からの入出力核は、第2の減算節点1 13に接続されている。第2の減算節点113からの入 出力技は、第4の加算節点114に接続されている。そ して、第4の加雲節点114からの入出力検が1日節点 102の入出力技に接続されている。

【0083】図27に示すCDFGも、実施の形態1お よび2と同様に、条件が成立する場合(「true」) と、条件が成立しない場合(「flasle」)とにおい て、同一のクロックステップにおいて終了する【F節点 のみを予め論理合成することにより、図28に示す回路 とされる。この回路は、比較節点101に対して比較器 121が割り当てられており、また。IF節点102組 合せ回路に対して、C!F節点120が割り当てられて いる。

【0084】しかしながら、図27に示す回路構成で は、IF節点の条件が成立した場合に実行される副CD FG104と、条件が成立しなかった場合に実行される 副CDFG105の両方に、 乗算節点108 および11 2を含む場合には、図28に示すように論理合成する と、2つの乗算器122および123を含む組合せ論理 回路が生成される。通常、無算器は、加算器および減算 40 器に比べて面積が大きいため、生成される回路全体の面 **積が増加することになる。**

【0085】とのような回路規模の増大を防止するため には、次の方法が実施される。この方法では、IF節点 を「指定された筋占の上側および下側において分割」。

部に配置することにより、コントローラによる制御が必 要な節点を含むIF節点についても、予め論理合成して 組合せ論理回路にすることができる。

16

【りり86】この方法を、図29に示すフローチャート に基づいて説明する。まず、通常の方法によって、動作 記述をCDFGに変換し(図29のステップS21参 照、以下同様)、変換されたCDFGに含まれる節点 を、特定された節点の上側と下側において、それぞれグ ループに分割する(ステップS22)。

【0087】節点をグループ化する方法について、図3 0に示すCDFGに基づいて説明する。図30に示すC DFGは、2つの入力核が接続された第1の加算節点1 31からの出力技が、第1の減算節点132に接続され ている。第1の演算節点132には、さらに、1つの入 力技が接続されており、出力技が乗算節点133に接続 されている。乗算節点133からの2つの出力技が、そ れぞれ、第2の加算節点135および第3の加算節点1 36に接続されている。第1の加算節点131からの他 の出力技は、第2の減算節点134に接続されており、 第2の減算節点134からの出力技が第2の加算節点1 35に接続されている。

【0088】このようなCDFGにおいて、回路面積が 大きい乗算節点133を、1下節点の外部に出すことに よって、回路規模が増大することを防止できる。この場 台、まず、図30に示すように、CDFGに含まれる節 点をグループ化する。節点をグループ化する際には、! F節点の外部に出す乗算節点133を指定して、その上 側および下側において、各節点をグループ化する。 長草 節点133の上側のグループAは、それぞれの出力が衰 算節点133に直接的または間接的に入力される節点の 集合であり、第1加算節点131および第1減算節点1 32が含まれている。第1個算節点131のように、そ の出力が、第1減算節点132を経て、乗算節点133 の入力になるものも含む。

【0089】無算節点133よりも下側のグループCに 含まれる節点は、 乗算節点 133の出力を入力とする節 点の集合であり、第3加算節点135および第4加算節 点136が含まれる。この場合も、乗算節点133の出 力が他の節点を経て入力される節点があれば、その節点 も含まれる。グループBは、グループAにもグループC にも含まれない節点の集合であり、乗算節点133の演 算と無関係な節点である。グループBには、第2減算節 点134が含まれる。このようにして、1下節点におけ る節点がグループ化される。

【0090】とのようにして「節点がゲループ化される

位合成方法と同様に、変更されたCDFGをスケジュー リングして、アロケーションすることにより、回路を生 成する。

17

【0091】とのような高位合成方法を、図27のCD FGに基づいて説明する。図27に示すCDFGにおい ても、前述したように、まず、!F節点102に含まれ る節点をグループ化する。この場合、【F節点102に おける「true」で表される副CDFG104、およ び、「false」で表される副CDFG105のそれ ぞれに関して、回路規模の大きな第1の乗算節点108 16 および第2の乗算節点112を中心として、それぞれ、 節点のグループ化が実施される。

【0092】従って、第1の乗算節点108に関して、 それよりも上側のグループAには、第1乗算節点108 にそれぞれの出力が入力される第1加算節点106およ び第1減算節点107が含まれ、第1乗算節点108よ りも下側のグループCには、第1乗算節点108からの 出力が入力される第2加算節点109が含まれる。

【0093】同様に、第2の乗算節点112に関して、 それよりも上側のグループAには、第2乗算節点112 に出力が入力される第3加算節点111が含まれ、第2 乗算節点112よりも下側のグループCには、第2乗算 節点112からの出力がそれぞれ入力される第2減算節 点113および第4減算節点114が含まれる。

【0094】とのように、1下節点102内に含まれる 節点がグループ化されると、図31に示すように、[F 節点102を、グループAに含まれる各節点にて構成さ れる第1の!F節点(図に「!F1」にて示す)141 と、グループCに含まれる各節点にて構成される第2の IF節点(図に「IF2」にて示す) 142の2つに分 30 割する。

【0095】との場合、第1および第2の乗算節点10 8および112とは無関係の節点のグループBがあれ ば、グループAに含まれる節点数がグループCに含まれ る節点数よりも少ない場合は、グループBに含まれる節 点が、グループAにて構成される第1の [F 節点 14 1 に含められ、そうでない場合は、第2の! F部点142 に含められる。第1および第2の乗算節点108および 112は、グループA、B、Cのいずれにも含まれない ため、第1の1 F節点141と第2の1 F節点142の 46 間に配置されることになり、図31に示すように、第1 IF 節点141および第2 IF 節点142の外部に配置 される。

【りり96】このようなCDFGが得られると、得られ たCDFGが簡単化される。CDFGの簡単化は、前述

および第2のIF節点141および142の外部に配置 された第1および第2の無票節点108および112 は、図32に示すように、1つの乗算節点143によっ て共通化する。これにより、2つの乗算節点108およ び112に対して、1つの無算器が割り当てられること になる。この時、当然に、共通化される2つの節点は同 一の海算器で行うことができる必要がある。2つの演算 が異なる種類の場合には、節点同士の共通化は行われな

18

【0098】次に、不要な入出力枝を削除する。不要な 入出力核は、各IF節点141および142内を、いず れの節点にも接続されることなく、すなわち演算に関係 することなく通過する入出力枝であり、図32において は、第1 [F回路 14] 内の入出力技 144~147で ある。これらの入出力核144~147が削除されるこ とにより、図33に示すように、簡単化されたCDFG が得られる。

【0099】とのようにして、分割された第1の1下節 点141および第2の [F節点142が得られると、第 - 1の【F節点】4】および第2の [F節点】42を、そ れぞれ、前述したようにして論理合成して、図34

(a) に示すように、第2 I F 節点 14 1 に対応する第 1のC!F節点151と、図34(b)に示すように、 第2の!F節点142に対応する第2のC!F節点15 2とを、それぞれ生成する。

【0100】この場合、第1のC!F節点151には、 第1および第2の加算器153および154と、第1の 減算器155と、第1のセレクタ156とが設けられて いる。第1の触算器153には、入力「a」および 「b」が入力されており、第2の加算器154には、入 力「b」および「c」が入力されている。第1の演算器 155には、第1の加算器153の出力と入力「c」と が入力されている。そして、セレクタ156には、第1 の減算器155の出力と第2の加算器154の出力が入 力されており、コントロール信号 kによって、第1の減 算器155の出力、第2の創算器154の出力のいずれ かが出力される。従って、セレクタ153からは、演算 「a+b-c」または「b+c」のいずれかの結果が出 力される。

【0101】第2のC!F152には、第3および第4 の加算器 157 および 158と、第2の減算器 159 と、第2のセレクタ160とが設けられている。第3の 加算器153には、入力「a」と、セレクタ153から の出力である「(a+b-c)*c」または「(b+ で)*としのいずれかとが入力されており 第2の減算 (11)

20

60には、第3の加算器157の出力と第4の創算器1 54の出力が入力されており、コントロール信号 k によ って、第3の加算器157の出力、第4の加算器158 の出力のいずれかが「x」として出力される。

19

【0102】AC!F151および152において、そ れぞれの加算器と減算器の遅延時間をそれぞれ5 (ns ec)、乗算器の遅延時間を60(nsec)とする と、第101F節点121の遅延時間は10(nse c) . 第2CIF節点152の遅延時間も10 (nse c)となる。

【0103】第1のC!F節点151および第2のC! F節点152を用いたCDFGを、図35に示す。この CDFGの最大遅延パスは、比較節点101、第1のC [F節点151] 乗算節点143、第2のC [F節点1 52を通るパスであり、クロック周期が100 (nse c) 比較器の遅延時間が5(nsec)であるとする と、最大遅延時間は85(nsec)となり、クロック 周期を超えることがなく、1クロックにおいて実行する ことが可能である。

【0104】図27に示すCDFGは、! F節点も含め 20 ると10個の節点より構成されているのに対して、図3 5に示すCDFGは4つの節点しか含まれず、高位合成 を高速で行うことが可能である。

【0105】また、図27に示すCDFGの実行には、 2クロック国期が必要であるのに対して、図35に示す CDFGは、1クロック周期で実行することができ、高 速処理が可能になる。最終的には、図35に示すCDF Gから、図36に示す回路を得ることができる。図27 に示すCDFGから生成された図28に示す回路では、 2つの乗算器122を含むのに対して、図27に示すC 30 DFGから生成された図36に示す回路では、1つ乗算 器161しか含まず、回路の面積が小さくなっている。 【0106】<実施の形態5>次に、本発明の高位合成 方法の実施形態の他の例について説明する。まず、図3 7に示す動作記述を前述した実施の形態1および2と同 様にして高位合成した場合について説明する。図37に 示す動作記述では、条件(if)「d>e」の場合は、 x = (a + b) * b + a であり、その他の条件の場合(else) (a+c) (a+c) (a+c)る。

【O107】この動作記述をCDFG変換してスケジュ ーリングした一例を図38に示す。図38に示すよう に、クロックステップSteplには、比較を示す比較 節点171がスケジューリングされており、クロックス テップsitionのには、「下節与172がスケジューリ

ジューリングされた! 下節点172は、内部に第1およ び第2の副CDFG174および175が設けられてい る。第1の副CDFG174は、コントロール信号kが 「1」(真)の場合に実行され(「true」で表 ず)、第2の副CDFG175は、コントロール信号k が「()」(偽)の場合に実行される(「『a!se」で 衰す)。

【0109】「true」で表された副CDFG174 には、入力「a」および「b」からの入出力検が接続さ 16 れた第1の減算節点176が設けられており、第1の加 算節点176からの出力技は、第1の乗算節点177に 接続されている。第1の乗算節点177には、入力

「b」からの出力核が接続されている。第1の乗算節点 177の入出力技は、第1の加算節点178に接続され ており、第1の加算節点178に、入力「a」からの出 力技が接続されている。第1の加算節点178からの出 力技が!F節点172の出力技に接続されている。

【0110】「false」で表される副CDFG17 5には、第2の触算節点181が設けられており、第2 の加算節点181には、入力「b」および「c」からの 出力技が接続されている。第2の加算節点181からの 出力技は、第2の乗算節点182および第2の減算節点 183に接続されている。第2の乗算節点182には、 入力「a」からの出力核が接続されており、第2の乗算 節点182からの出力核は、第2の減算節点183に接 続されている。第2の減算節点183からの出力技が! F節点172の出力核に接続されている。

【0111】とのようなCDFGのIF節点172は、 前述したようにして論理合成することにより、図39に 示すように、CIF節点184とされる。このようなC DFGによって、図40に示す回路が得られる。この回 路は、入力「a」および「b」が入力される第1減算器 191を有しており、第1減算器191の出力が第1乗 算器192に入力されている。第1乗算器192には、 入力「b」も入力されており、第1乗算器192の出力 が第1加算器193に入力されている。第1加算器19 3には、入力「a」も入力されている。第1加算器19 3の出力は、セレクタ197に与えられている。

【0112】また、この回路には、第2加算器194入 力「a」および「b」が入力される第2加算者194が 設けられており、第2加算器194の出力が第2乗算器 195に入力されている。第1急算器195の出力は、 第2 減算器196に入力されている。第2 減算器196 には、第2加算器194の出力が入力されており、第2 減算器196の出力がセレクタ197に与えられてい

特関2001-229217

21

22

る節点を! F節点の外部に配置することによって、回路 *【①114】面積をさらに低減することができる。。 *

(湾算器の入力数)×(セレクタの面積)≦(演算器の面積)-・・(2)

すなわち、「F節点に含まれる副CDFGを構成する節点に対応する演算器において、同一の演算器が複数存在する場合には、その演算器の1つの面積が、セレクタの面積に対して、演算器の入力数倍以上であれば、その演算器に対応する節点を「F節点の外部に配置する。

【り115】例えば、図4りに示す回路において、乗算器192および195に対して、「true」と「false」の2通りの入力を与えるために、各乗算器192および195の入力の個数分(2個分)のセレクタが必要になるが、このような個数のセレクタを増加することによって、一方の乗算器を削除することができるために、必要とされるセレクタの全面積に対して、削除される乗算器の面積が大きければ、乗算器を削除することによって、セレクタが増加するにもかかわらず、全体の回路面積を低減させることができる。

【0116】図40に示す回路において、乗算器の面積が10、加算器および減算器の面積が2、セレクタの面 25 積が2の割合にそれぞれなっているものとすると、図3 8に示す i F 節点172の副CDFG174および17 5に含まれる各節点に対応するそれぞれの演算器において、前記(2)式を満たすものは、図40に示す乗算器 192および195である。

【0117】とのために、各乗算器192をよび195 に対応する乗算節点177ねよび182を、実储の形態 3で説明したようにして、IF節点172の外部に配置 する。

【り119】とのように、必要とされるセレクタの面積に対して、削除された乗弊器の面積が大きいことにより、回路面積を低減させることができる。

「01201図42は 図41に示すCDFGにおける

【①121】図43に示す回路では、第1のCIF204に対応する第1の組合せ論理回路221および第2のCIFに対応する第2の組合せ論理回路22と、両組合せ論理回路221および222の間に配置された景算器212とが設けられている。第1の組合せ論理回路221には、入方「a」および「b」がそれぞれ入方される第1の減算器211および第1の加算器214の出力が、第1減算器211および第1の加算器214の出力が、それぞれ、第1のセレクタ217に入力されるとともに、第2のセレクタ218に入力されている。

【0122】第1および第2のセレクタ217および218は、比較器223からのコントロール信号 K によって、それぞれ、第1減算器211および第1の加算器214の出力のいずれかを選択して出力する。第1のセレクタ217および第2のセレクタ218の出力は、それぞれ乗算器212に与えられている。

【0123】乗算器212の出力は、第2の組合せ論理回路222に設けられた第2の加算器213および第2の減算器216にそれぞれ与えられており、第2の加算器213および第2の減算器216の出力が第3のセレクタ219に与えられている。第3のセレクタ219は、比較器223からのコントロール信号 Kによって、それぞれ、第2の加算器213および第2の減算器216の出力のいずれかを選択して出力する。そして、第3セレクタ219の出力が、減算結果の出力「x」になる

【り124】図43に示す回路を、図40に示す回路と比較すると、図40に示す回路は、2つの乗算器192 および195が設けられているが、1つのセレクタ19 7しか設けられていない。これに対して、図43に示す回路では、1つの乗算器212しか設けられていないが3つのセレクタ217~219が設けられている。この場合、1つの乗算器の面積は、増加するセレクタの面積よりも大きく、前記(2)式を満たしているため、回路全体では、図43に示す回路の面積が、図40に示す回路の面積よりも小さくなる。

【0125】(2)式を満たす節点が「true」または「false」の副CDFGに複数ある場合は、その節点の演算を実行する演算器の面積が最も大きい演算を「F節点が外部に配置されるように、上記方法を適用する。それて「分割して得られる2つの「F節点につし

式を満たす程度に大きくなっていなくても、面積削減の 効果が現れる。このような可能性を考慮して、条件を、

次の(3)式のようにしてもよい。ここで、定数は1よ*

23

* り小さい数値で、回路によって実験的に求められる値で ある。

[0127]

(海算器の入力数)×(セレクタの面積)×(定数)≦(海算器の面積)

· · · (3)

[0128]

【発明の効果】本発明の請求項1記載の高位台成方法で は、CDFGの一部である複数の節点が、1つの節点と して扱われるため、CDFGが含む節点が少なくなり、 高位合成に必要な処理時間が短くなる。また、節点のC 10 DFGの一部を予め論理合成して最適化しているため、 置き換えられた1つの節点の遅延時間には、最終的な回 路における遅延時間を用いることができ、遅延時間の見 請り錯度が良くなる。

【0129】本発明の請求項2記載の高位合成方法で は、条件分岐に対応するCDFGの部分は、条件分岐の コントロール信号も含めて予め論理合成されるため、高 位合成に必要な処理時間が短くなり、遅延の見積り精度 が向上する。また、台成した回路が含むセレクタが減少 することによって、回路規模を小さくすることができ る。さらに、コントローラによって条件分岐の副御を行 う信号を生成する必要がなくなるために、回路規模を小 さくすることができる。また、条件分岐の条件制定と、 条件分岐自体の動作を同一クロックステップで実行でき るために、高位合成によって得られる回路の動作を高速 化することもできる。

【0130】本発明の請求項3記載の高位合成方法で は、分岐条件が真でも係でも無駄なクロックステップが 発生するおそれがなく、高位台成によって得られる回路 の動作を高速化することができる。

【0131】本発明の請求項4記載の高位合成方法で は、CDFGがコントローラとの信号の送受に関する演 算を含むため、予め論理合成して組合せ論理回路にでき ない場合、あるいは、CDFGが大規模な演算器を含む ために、予め論理合成して組合せ論理回路とすると回路 規模が不必要に大きくなるような場合においても、回路 規模の縮小および生成される回路動作の高速化が可能に なる。

【0132】本発明の請求項5記載の高位台成方法も、 CDFGがコントローラとの信号の送受に関する演算を 40 含むため、予め論理合成して組合せ論理回路にできない 場合、あるいは、CDFGが大規模な海算器を含むため に、予め論理合成して組合せ論理回路とすると回路規模 が不必要に大きくなるような場合においても、回路規模 の端小および生成される面降動作の高速化が可能にな

【0134】本発明の請求項7記載の記録媒体では、こ のような高位合成方法を容易に実行することができる。 【図面の簡単な説明】

【図1】高位合成の手順を示すフローチャートである。

【図2】(1)式の動作記述のCDFGの一例を示す模 式図である。

【図3】図2のCDFGのスケジューリング結果の一例 を示す模式図である。

【図4】図3に示すスケジューリング結果に対応した回 路の構成を示す模式図である。

【図5】(1)式の動作記述のCDFGをスケジューリ ングした結果の他の例を示す模式図である。

【図6】図5に示すスケジューリング結果に対応した回 路の構成を示す模式図である。

【図7】動作記述の他の例である。 20

> 【図8】図7の動作記述のCDFGをスケジューリング した結果を示す模式図である。

> 【図9】図8に示すスケジューリング結果に対応した回 路の構成を示す模式図である。

【図10】高位合成における遅延時間の説明図である。

【図11】(a)および(b)は、それぞれ、論理合成 において最適化した回路を示す模式図である。

【図12】本発明の高位合成方法の実施の形態の一例を 示すフローチャートである。

【図13】その高位台成方法において、CDFGに含ま れるIF節点を、論理合成して生成された組合せ論理回 路を示す模式図である。

【図14】図13の組合せ論理回路を示す節点である。

【図15】図14に示す節点を用いたCDFGである。

【図16】図15に示すCDFGに対応した回路を示す 模式図である。

【図17】動作記述の一例を示す式である。

【図18】図17に示す動作記述のCDFGの一例を示 す模式図である。

【図19】そのCDFGをCIF節点に置き換えたCD FGの一例を示す模式図である。

【図20】そのCDFGのIF部点をCIF節点に置き 換えたCDFGの他の例を示す模式図である。

【図21】動作記述の他の例を示す式である。

「魔22」図21に示す動作記述のCDFGの一側を示

26

【図25】そのCDFGのIF節点をCIF節点に置き 換えたCDFGの一例を示す模式図である。

【図26】動作記述の他の例を示す式である。

【図27】図26に示す動作記述のCDFGの一例を示す模式図である。

【図28】図27に示すCDFGに対応した回路を示す 模式図である。

【図29】本発明の高位合成方法の実施の形態の他の例を示すフローチャートである。

【図30】節点をグループ分けする場合を説明するため の模式図である。

【図31】図26に示すCDFGを分割したCDFGを 示す模式図である。

【図32】図31に示すCDFGを最適化したCDFGを示す模式図である。

【図33】図32に示すCDFHを簡単化したCDFG を示す模式図である。

【図34】(a)および(b)は、それぞれ、図33に 示すC!F節点に対応した回路を示す模式図である。

【図35】そのCDFGをCIF節点に置き換えたCDFGの一例を示す模式図である。

【図36】図27に示すCDFGに対応した回路を示す 模式図である。

【図37】動作記述の他の例を示す式である。

【図38】図37に示す動作記述のCDFGの一例を示す模式図である。

【図39】そのCDFGをCIF節点に置き換えたCDFGの一例を示す模式図である。

*【図40】図39に示すCDFGに対応した回路を示す 模式図である。

【図41】図38に示すCDFGを分割したCDFGの 一例を示す模式図である。

【図42】そのCDFGをCIF節点に置き換えたCDFGの一例を示す模式図である。

【図43】図39に示すCDFGに対応した回路を示す 模式図である。

【符号の説明】

5 61.62 部分回路

63.64、159 減算器

65.161 無算器

66.156 セレクタ

67. 79、94、151. 152. 184 CIF 節点

71.81、171、198 比較節点

72.82、102、141、142.201.202 IF節点

74. 75, 84, 85, 104, 105, 174, 1

75 副CDFG


76. 86, 87, 107, 113, 134, 176,


183、191.196 減算節点

77. 78, 88, 108. 112. 132, 133,

177、182、192、195 乗算節点


91.92、93 send節点







[27] [239]


特闘2001-229217





(17)

















【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分

【発行日】平成15年7月4日(2003.7.4)

【公開番号】特開2001-229217(P2001-229217A)

【公開日】平成13年8月24日(2001.8.24)

【年通号数】公開特許公報13-2293

【出願香号】特願2000-42083 (P2000-42083)

【国際特許分類第7版】

G06F 17/50

[FI]

G06F 15/60 654 M

656 B

【手続補正書】

【提出日】平成15年3月31日(2003.3.3 1)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 処理の動作のみを記述した動作記述を、 演算を示す節点とデータの流れを示す入出力核とによっ て構成されるグラフに変換するグラフ変換工程と、該グ ラフ変換工程にて得られたグラフをスケジューリング工程に るスケジューリング工程と、該スケジューリング工程に てスケジューリングされたグラフの実行に必要な演算 器、セレクタ等をそれぞれ割り当てるアロケーション工程とを包含する高位合成方法であって、前記グラフ変換 工程において、グラフに含まれる部分グラフを、予め論 理合成し、論理合成して得られる回路を1つの節点として扱うことを特徴とする高位合成方法。

【語求項2】 前記部分グラフは、条件分岐に対応したものである請求項1に記載の高位台成方法。

【請求項3】 前記部分<u>グラフ</u>は、条件が成立する場合 としない場合の処理が同一のクロック周期で終了するも のである請求項2に記載の高位合成方法。

【語求項4】 前記部分<u>グラフ</u>に含まれる特定の節点 を、条件分岐に対応する<u>グラフ</u>の外部に配置する語求項 2に記載の高位合成方法。

【語求項5】 前記部分<u>グラフ</u>を分割することによって、その部分<u>グラフ</u>に含まれる特定の節点を、該部分<u>グラフの外部に配置する結束項</u>2記載の高位合成方法。

に記載の高位合成方法。

【語求項7】 請求項1に記載の高位合成方法の手順が プログラムされていることを特徴とする記録媒体。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0033

【補正方法】変更

【補正内容】

[0033]

【課題を解決するための手段】上記の問題を解決するために、本発明の請求項1記載の高位合成方法は、処理の動作のみを記述した動作記述を、演算を示す節点とデータの流れを示す入出力技とによって構成されるグラフに変換するグラフ変換工程と、該グラフ変換工程にておかシューリング工程と、該スケジューリング工程にてスケジューリング工程と、該スケジューリング工程にてスケジューリングされたグラフの実行に必要な演算器、セレクタ等をそれぞれ割り当てるアロケーション工程とを包含する高位合成方法であって、前記グラフ変換工程において、グラフに含まれる部分グラフを、予め論理合成し、論理合成して得られる回路を1つの節点として扱うことを特徴とする。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0034

【補正方法】変更

【補正内容】

【0034】本発明の請求項2記載の高位台成方法では、前記部分グラフは、条件分岐に対応したものである。